에이직랜드 공모주 청약 분석
상장과 비상장, 공모절차에 대해 지난 글에서 얘기드렸습니다.
2021.11.04 - [주식이야기] - 상장과 비상장 이해
상장과 비상장 이해
상장과 비상장에 대한 이해하기 공모청약을 하기전에 상장과 비상장에 대한 부분을 알아둬야합니다. ▶ 상장 유가증권시장, 코스닥, 코넥스 시장에 상장절차를 통해서 상장을 하게되면 증권사
november-3rd.tistory.com
2021.11.07 - [주식이야기] - 공모 절차 이해하기
공모 절차 이해하기
공모 절차 이해하기 지난글에서 상장과 비상장에 대해서 얘기를 하면서 상장절차와 상장종류, 상장기업의 상장효과 등에 대해서 얘기를 했었습니다. 2021.11.04 - [공모파헤치기] - 상장과 비상장
november-3rd.tistory.com
▶ 용어정리
1. 선단공정
첨단공정과 동일한 의미로서 파운드리 공정 중에서 가장 미세화된 공정들을 의미하며 TSMC의 경우 FinFET 트랜지스터가 사용되는 16nm와 그 이하의 공정들을 선단공정이라고 부르고, 그 외의 공정들은 성숙 공정이라고 부름.
2. 레거시 공정
성숙공정이라고도 하며, 선단 공정과 달리 개발된 지 오래된 공정으로, 선단공정과 대비되는 용어로 사용됨.
3. 반도체 IP
반도체 집적회로를 설계하는데 적용, 활용할 수 있는 표준 반도체 설계자산으로, 어떤 특정한 기능을 하는 단위의 블록을 미리 만들어 놓으면 나중에 보다 큰 시스템이 해당 기능을 필요로 할 때 블록 단위로가져다 씀으로써 해당 기능을 새로 구현해야하는 번거로움없이 목표기능의 반도체 개발을 빠르게 할 수 있도록 도와줌.
4. 반도체 EDA
Electroni Design Automation의 약어이며, 복잡하고 미세한 반도체 회로를 설계하는데 필수적인 소프트웨어로서 반도체 로직 설계, 회로 설계, 레이아웃 생성뿐만 아니라 설계를 시뮬레이션함으로써 기능을 검증해 볼 수 있는 반도체 설계의 모든 과정에 자동화 관점에서 설계 엔지니어를 도와주는 소프트웨어
5. IC
Integrated Circuit의 약어로 아주 기본적인 동작을 하는 트랜지스터에서부터 시작하여 이를 조합하여 조금 더 확장된 기능을 구현할 수 있는데, 이러한 기능들이 점점 더 모이고 집적되어 좀더 복잡한 기능의 반도체가 만들어지는데 이를 반도체 집적회로라고 함.
6. ASIC
Application Specific IC의 약어로 특정 애플리케이션을 처리하도록 설계된 집적회로로서 Programmable한 로직 칩이나 다용도로 다양한 프로그램에 사용할 수 있는 표준 IC에 비해 ASIC는 한 가지만 최적의 성능으로 수행하도록 설계된 IC
7. ASSP
Application Specific Standard Product의 약어로 특정용도의 표준화된 형식을 처리하는 표준화된 반도체로서 특정 애플리케이션만 처리하도록 설계된 ASIC와는 달리 표준화를 통해 여러 제품에 사용가능하도록 제작한 반도체
8. Front-end
반도체 설계 플로우 중에서 스펙을 정의하고, 상위 레벨의 설계를 통해 이를 RTL코딩으로 논리적 기술하며, 기능적으로 검증하는 단계까지를 프런트엔드라고 함.
9. Back-end
반도체 설계 플로우 중에서 프런트엔드 이후에 해당하는 논리설계를 실제 제작에 사용될 공정에 맞게 합성하고, 웨이퍼 위에 배치 및 배선하고 물리적인 타이밍을 고려한 시뮬레이션 검증까지 진행해서 파운드리에 넘기기 전까지의 과정을 백엔드라고 함.
10. DFT
Design for Test의 약어로 반도체를 제작한 이후 그 결과물에 대한 논리적 결함, 물리적 결함을 검출하기 위해 반도체 제작하기 전 설계 단계에서 내부에서 테스트 회로를 추가하는 것을 말함.
11. PPA
Power Perfomance Area의 약어로 반도체 성능의 기준이 되는 3가지 지표를 말함.
12. Tape-out
반도체를 위탁 생산하기 위한 물리적인 설계, 즉 웨이퍼상에 실제로 제작될 컴포넌트들의 배치와 연결에 대한 설계가 모두 완료되면 최종 설계 결과물을 파운드리에 전달하는 것을 말함.
12. Fab-out
반도체 설계가 파운드리를 통해서 실제 웨이퍼 위에 물리적으로 제조 완료된 상태를 말함.
13. MPW
Multi-Project Wafer의 약어로 웨이퍼 한 장에 여러 프로젝트 즉, 여러 회사나 학교의 다양한 집적회로 설계를 통합하여 제작하는 것으로 각 설계 당사자들은 IC 제작 비용을 낮출 수 있음.
14. Fabless
팹리스라고도 하며 반도체를 생산하는 시설인 공장이 없이 반도체의 설계만을 전문으로 하는 기업을 의미함. 대표적인 기업으로 Qualcomm, NVIDIA, AMD 등이 있음.
15. Foundry
파운드리라고 하며, 반도체를 생산하는 시설과 장비를 갖추고 반도체 설계를 받아서 위탁생산해주는 기업을 의미함. 대표적인 기업으로 삼성전자와 TSMC가 있음.
16. 디자인하우스
팹리스 기업의 반도체 논리 설계를 실제 파운드리에서 생산 가능한 형태인 물리적 설계로 변환하고 이에 대한 최적화까지 제공 하는 기업을 의미하며 대표적인 기업으로는 GUC, 에이디테크놀로지 그리고 에이직랜드 동사가 있음.
17. IDM
반도체의 설계부터 생산까지 모두 자체적으로 가능한 기업을 의미하며 대ㅔ표적인 기업으로 삼성전자가 있음.
18. DCA
Design Center Alliance의 약어로 DCA 파트너는 고객이 TSMC 공정 기술에 맞는 칩을 생산할 수 있도록 디자인 솔루션을 제공하는데 1차적인 목적이 있으며, 칩 구현을 위한 서비스를 제공하고 시스템 수준의 설계 솔루션을 제공하는데 중점을 두기 때문에 전통적으로 알려진 디자인하우스의 비즈니스형태에 가장 가까운 파트너쉽임.
19. VCA
Valuce Chain Alliance의 약어로 TSMC의 공정 협력사로 TSMC 반도체 공정에 대한 이해를 바타으로 고객사들이 디자인 서비스 및 반도체 후공정까지도 지원할 수 있는 능력을 가진 업체들로 이루어져 있음.
20. Bump
범프라고도 하며 패키징용어로서 Flip Chip을 실장기판에 전기적으로 연결하기 위해 금 또는 Solder Bump를 도금 혹은 인쇄방식으로 ㅊ비 위에 형성시킨 상태를 의미함.
21. Probe Card
프로브카드 라고 하며 반도체의 동작을 검사하기 위해 반도체 칩과 테스트 장비를 연결하는 장치로써 프로브카드에 장착되어 있는 프로브 바늘이 웨이퍼를 접촉하면서 전기를 보내고 그때 돌아오는 신호에 따라 불량 반도체 칩을 선별함.
22. 웨이퍼
반도체 집적회로를 만드는 토대가 되는 얇은 원판을 의미하며, 6인치, 8인치, 12인츠 등의 크기 원판에 반도체 전자회로를 새기는 공정을 거쳐 반도체 칩이 만들어지게 됨.
23. Die
반도체를 제조할 때 반도체 설계도면이 모두 반영된 완전한 전자회로가 웨이퍼에 수백~수만개 반복되어 생성되는데 각 전자회로를 다이라고 함.
24. CPU
Central Processing Unit의 약어로 메모리에 저장된 명령어들을 순서대로 불러와서 실행해주는 전자회로로서, 우리말로는 중앙처리장치로 사용자로부터 입력받은 명령어를 해석, 연산한 후 그 결과값을 출력하는 등 연산, 해독, 제어, 산술, 논리 연산 등의 처리를 하는 장치
25. MCU
Micro Controller Unit의 약어로 일반적으로 마이크로 컨트롤러라고 부르며, 다양한 전자기기에 탑재되는 핵심 부품으로 프로그래밍을 통해 다양한 제어나 연산 작업이 가능함.
26. AP
Application Processor의 약어로 컴퓨터에서의 CPU와 동일한 역할로 명령을 해독하고 산술 논리 연산이나 데이터 처리를 병행함.
27. T-Con
Timing Controller의 약어로 중앙처리장치로부터 입력된 영상 데이터 신호를 DDI에서 필요한 신호로 변환시키는 기능
28. PMIC
Power Management IIntegrated Circuit의 약어로 각종 전자기기에 들어오는 전력을 해당 기기에 적합하게 변환하고 배분 및 제어하는 전력반도체를 말함.
29. CIS
CMOS Image Sensor의 약어로 CMOS 기술로 만들어진 이미지 센서로서 렌즈를 통해 들어온 빛을 전기적 디지털 신호로 변환해주는 역할로 영상 신호를 저장하고 전송해 디스플레이 장치로 촬영한 사진을 볼 수 있도록 만들어주는 시스템 반도체
30. GPU
Graphic Processing Unit의 약어로 영상이나 게임 등의 멀티미디어 데이터를 화면으로 출력해주는 역할을 하는 장치
31. HDL
Hardware Description Language의 약어로 하드웨어를 기술하기 위한 언어로서 어떤 시스템을 논리게이트나 블록 다이어그램을 이용한 회로도 형태로 표현하는 것 대비 비용 절감과 좀 더 정확한 표현을 통한 오류 감소의 효과가 있음.
32. RTL
Register-Transfer Level의 약어로 값을 저장할 수 있는 레지스터와 입력 값에 따라 출력 값이 바로 결정되는 논리회로를 이용하여 Synchronous 디지털회로로 설계하는 레벨을 의미함.
33. Netist
반도체 설계에서 전자회로를 기술하기 위한 형태의 하나로서 특히 전자회로를 구성하는 소자들과 그 소자들 간의 연결정보를 담고 있는 형태를 말함.
34. Planar FET
반도체를 이루는 기본 소자는 트랜지스터로 Gate라고 하는 곳에 전압을 가하면 앞부분의 Soucrce와 뒷부분의 Drain간 전류를 흐르게 해주는데 Gate의 전압 레벨에 따라 전류 흐름이 on/off 되는 제어가 가능함.
35. GAA
Gate All Around의 약어로 FinPET 기술의 한계를 넘어서기 위해 나온 개념
36. OSAT
Outsourced Semiconductor Assembly and Test의 약어로 반도체가 만들어지기까지의 과정을 크게 2부분으로 나눈다면 반도체를 설계해서 파운드리를 통해 웨이퍼에 다이 형태로 제작되기까지의 전공정과 그 이후 패키징 및 테스트를 진행하는 공정으로 나눌 수 있음.
37. ESD
Electro Static Discharge의 약어로 정전기를 띤 물체에서 정전기가 방출되는 것을 말함.
38. RMA
Return Material Analysis의 약어로 반도체 제작 이후 테스트하는 과정에서 문제가 발생시 이에 대한 원인을 분석하는 것을 말함.
39. SI
Signal Integrity Simulation의 약어로 신호의 품질을 확보하기 위해 미리 시뮬레이션을 진행하는 것으로 특히 high Speed 디지털 설계에서 주로 PCB 설계에 있어서 신뢰성 있는 고속 데이터 전송을 위해서 필요한 시뮬레이션임.
40. PI
Power Integrity Simulation의 약어로 결점없는 전원 공급을 위해 PCB 설계상 전원 노이즈가 발생하지 않도록 시뮬레이션을 통해 그 문제점을 해결하면서 PCB 설계에 활용하는 과정
41. OIP
Open Innovation Platform의 약어로 TSMC는 팹리스 고객 지원을 위해 IP 기업, EDA 기업, 디자인하우스 등과 함께 OIP라는 이름의 에코 시스템을 구축하고 있음. 2022년 기준 OIP는 37개의 IP기업, 16개의 EDA 기업, 21개의 디자인 센터, 8개의 VCA로 구성되어 있음.
42. SAFE-DSP
Samsung Advanced Foundryy Ecosystem-Design Service Partner의 약어로 TSMC의 OIP를 따라서 삼성전자도 팹리스 고객을 위한 파운드리 생태계 구축에 공을 들이고 있으며, 삼성전자는 에코시스템 SAFE를 통해 EDA, IP, 클라우드, 디자인, 패키지 등 각 분야의 솔루션을 고객사에게 제공한다는 입장임.
43. FPGA
Field Programmable Gate Array의 약어로 프로그램이 가능한 비메모리 반도체의 일종으로 회로 변경이 불가능한 일반 반도체와 달리 용도에 맞게 회로를 다시 새겨넣을 수 있음.
44. GUI
Graphical User Interface의 약어로 사용자가 컴퓨터와 정보를 교환할 때, 그래픽을 통해 작업할 수 있는 환경을 말함.
45. RF
Radio Frequency의 약어로 전자기파를 이용하여 데이터를 전송하거나 수신하는 기술을 말함.
▶ 회사개요
에이직랜드 동사는 TSMC의 국내 유일한 공식 협력사로서 TSMC 파운드리 공정을 사용하여 시스템반도체를 위탁생산하고자 하는 팹리스 기업을 주된 고객사로 하고 있으며, 고객사의 반도체 논리 회로 설계를 실제 TSMC의 파운드리를 통해 제조가 가능한 형태인 물리적 설계로 재설계해주는 디자인 솔루션의 제공을 주요 사업으로 영위하고 있습니다.
▷ 지분현황
에이직랜드 동사 지분현황을 보면 이종민 대표 32.54% 지분보유, 장성식 부사장 12.26% 지분보유, 이석주 상무 5.54% 지분보유, 장창은 상무 2.85% 지분보유하고 있으며, 기관투자자로는 유티씨인베스트먼트 유티씨반도체성장펀드 이름으로 9.84% 지분보유, 인천창조경제혁신펀드 7.64% 지분보유, 한국산업은행 노원지점 5.24% 지분보유하고 있습니다.
상장 이후 유통가능 주식수로 다시 보면
추가적으로 피앤피인베스트먼트 피앤피시스템반도체상생플랫폼, 피앤피아이피밸류크레이이션 이름으로 각각 1.04%, 0.52% 지분보유, 에이아이피벤처파트너스 에이아이피 Soc-M3X 벤처투자조합 제9호 이름으로 1.04% 지분보유, 키움인베스트먼트 키움-신한이노베이션제2호투자조합 이름으로 1.55% 지분보유하고 있습니다.
▶ 사업개요
에이직랜드 동사는 TSMC의 국내 유일한 공식 협력사로서 TSMC 파운드리 공정을 사용하여 시스템반도체를 위탁생산하고자 하는 팹리스 기업을 주된 고객사로 하고 있으며, 고객사의 반도체 논리 회로 설계를 실제 TSMC의 파운드리를 통해 제조가 가능한 형태인 물리적 설계로 재설계해주는 디자인 솔루션의 제공을 주요 사업으로 영위하고 있습니다.
Soc 반도체의 아키텍처 설계, 아키텍처로부터 상세한 회사로 설계 및 검증에 이르기까지 다양한 서비스를 제공하는데, 여기서 고객은 그 응용에 맞는 지적 자산을 설계하여 에이직랜드 동사에 제공하고, 동사는 그 외의 구성 요소들을 포함한 완전한 SoC 반도체를 개발하는 Spec-in 서비스까지 제공하고 이습니다.
에이직랜드 동사는 AI 반도체, 모바일기기, 네트워킹 장비, 자동차 전자 장치와 같은 특정 응용 제품까지 시스템반도체 분야 전반에 걸쳐서 디자인 솔루션을 제공하고 있으며, 칩 설계 뿐만 아니라 동사의 외주 협력업체와 협업하여 패키징 및 테스트 서비스를 포함하는 Turn-Key 솔루션을 제공하고 있습니다.
▷ 주요 제품
▷ 주요 제품 등의 현황
에이직랜드 동사의 제품 매출 비중을 보면 AI 반도체 매출 비중이 50% 이상 차지하고 있습니다. 이는 기존 메모리 쪽보다는 인공지능 분야 확대로 인해 인공지능 반도체 수요가 크게 증가하면서 매출 비중도 커진 것으로 판단됩니다.
▶ 손익분석
2022년 매출액 696억 전년대비 54.06% 증가, 영업이익 114억 전년대비 316.16% 증가, 순이익 51억 전년대비 146.07% 증가했습니다. 금융비용이 54억인것으로 보아 RCPS와 같은 투자 받았던 부분 보통주 전환 되면서 금융비용이 증가된 것으로 판단됩니다.
2023년 반기 매출액 356억 전년동기대비 23.59% 증가, 영업이익 24억 전년동기대비 37.47% 감소, 순이익 23억 전년동기대비 10.95% 감소했습니다. 이는 매출원가율이 74.55%에서 80.79%로 높아지면서 매출총이익이 전년동기대비 감소했고 판관비도 증가하면서 영업이익이 감소했지만 금융수익이 발생하면서 순이익의 감소폭은 크지가 않았습니다.
2023년 올해 매출 단순연환산해도 700억을 기록할 것으로 판단됩니다.
▶ 공모분석
공모청약일 : 11월 2~3일
상장주간사 : 삼성증권
납입일 : 11월 7일
신규상장일 : 11월 13일
사측제시 공모가 밴드 : 19,100~21,400원
기관 수요예측 경쟁률 : 490.02:1
확정 공모가 : 25,000원
확정 공모가 기준 시가총액 : 2,649억
상장 첫날 유통가는 주식수 3,090,666주로 전체 주식수 대비 29.16%로 유통물량은 적정한 편입니다.
상장주간사에서는 상대가치 평가 방법 중 PER 방식으로 공모가 밴드 산정했으며, 유사회사로는 전부 해외기업으로 Alchip Technologies, Global Unichip Corp, Faraday Technology Corp으로 선정했으며, 시가총액 각각 7조 7,000억, 8조 800억, 3조 5,000억입니다.
에이직랜드 동사가 TSMC 국내 유일한 공식 협력사이긴 하지만 디자인 하우스 기업은 국내 상장기업들도 있는데 순손실을 기록하고 있는 부분에 PER 방식으로 선정하기 어려웠던 부분도 있었기때문에 전부 대만기업으로 선정한 것으로 판단되지만 규모가 너무 차이가 나죠.
확정 공모가 25,000원 기준 시가총액 2,649억, 공모가 60% 15,000원 기준 시가총액 1,589억, 공모가 400% 100,000원 기준 시가총액 1조 597억 범위에서 움직일 수 있는데, 국내 상장 기업중 디자인하우스 대표기업인 에이디테크놀로지의 경우 반기 매출액 384억, 영업손실 117억, 순손실 80억을 기록하고 있는 와중에 시가총액 3,000억을 기록하고 있기때문에 3,000억 이상의 시가총액은 가능하지만 400%까지 상승가능성은 낮습니다.
또한 수요예측에 참여했던 기관투자자 대부분 미확약으로 상장 첫날 수요예측에 참여했던 기관투자자 물량 쏟아져 나올 수 있습니다.
'공모기업분석' 카테고리의 다른 글
| 에코프로머티리얼즈 공모주 청약 분석 (92) | 2023.11.07 |
|---|---|
| 10월 신규상장 기업 상장 첫날 수익 현황 (65) | 2023.11.02 |
| 에스와이스틸텍 공모주 청약 분석 (69) | 2023.10.31 |
| 큐로셀 공모주 청약 분석 (88) | 2023.10.30 |
| 비아이매트릭스 공모주 청약 분석 (74) | 2023.10.30 |
